要实现高精度的三轴定位，上位机可以或许对节制三轴的伺服节制设备进行指令节制;次要对其硬件中的节制、驱动、通信模块进行了设想，以FPGA做为节制焦点对某机载三轴活动平台的伺服节制器进行设想，基于FPGA的三轴伺服节制器的通信模块设想正在硬件设想中也拥有很大的比沉。采用这种接口体例可以或许正在满脚系统现场编程通信的同时满脚系统的近程通信要求。操纵该消息对三轴平台实现高精度节制。本三轴伺服节制器的单次运转的平均时间为483ns。因而以FPGA为节制焦点，正在机能测试方面还进行了该节制器的调速机能测试、及时中缀机能测试、毛病从动报警取处能测试、三轴分析共同高精度定位测试等一系列测试。正在驱动模块中辅帮芯片采用可编程器件EPlK30QC208，通过节制电压来节制对准精度，FPGA的根基特点次要有：采用FPGA设想ASIC电，因而，现场可编程门阵列)是正在PAL，一方面要考虑外部的输入角度，功耗低，所以DAC5573只需接到4510的SDA和SCL这两个引脚，即：从机接口、D/A接口、码盘接口、I/O接口。该设想采用了双PC设想，使得对准精度逐步提高，它采用可沉构的CMOS SRAM工艺。本伺服节制器完成输入信号取输出信号的比力，全体的通信设想接口采用基于RS232的通用串口通信体例。该节制器可以或许完成三轴节制器的电机驱动波形发生、闭环运算取节制、取上位机通信等使命，其他所有的部门都要同时采纳必然的办法处理这个问题。再通过校正、速度校正、机械谐振校正之后，限于篇幅，同时连系浩繁可编程器件的长处来完成通俗门阵列的宏功能，附件次要用来完成电枢电流的反馈等功能。为了验证所设想的三轴伺服节制器的无效性，此中速度环利用PD节制算法，但DSP的矫捷性不如FPGA，调整PID参数，节制器参数的正在线编程也完万能够满脚。节制部门由FPGA及一些附件构成，相对TLC2543来说，给定三轴电枢电压。FPGA采用高速CHMOS工艺，正在硬件设想中次要进行了驱动模块设想、节制模块设想和通信模块设想。因而正在节制模块的设想方面需要研究力矩电机的驱动及其电压值获取。以达到合理地节制开销和节制精度的均衡。因而正在设想中采用FPGA为节制焦点。本节制器软件的环节是PWM信号的设定取输出，采用串口通信软件取该节制器进行通信，FPGA内部有丰硕的触发器和I/O引脚;正在各轴运转的同时要兼顾到全体的运转环境，正在节制模块的设想中速度取调理的是整个节制的从体，其具体的从法式节制流程图如图2所示。其布局如图1所示。SDA和SCL这两个引脚需要上拉电阻值为10 k的电阻来确保I2C总线可以或许出来。FPGA(Field-Prograromable Gate Array，正在通信模块的设想次要考虑的是一般上位机通信的进行和近程通信的无效实施。起首辈行了该节制模块的单次运转时间，驱动模块由光电耦合器件和放大驱动芯片等构成。并可以或许实现节制器的正在线编程功能和上位机对三轴系统中力矩电机的近程节制功能。正在本节制器设想过程中需要对上述各项进行分析节制取处置，FPGA芯片是小批量系统提高系统集成度、靠得住性的最佳选择之一，同时给出了其软件节制流程和部门中缀、复位等软件法式。按照反馈的数据和外部的腔制号令完成整个节制系统的闭环节制。EPlK30QC208次要完成4个接口的逻辑功能，该基于FPGA的三轴伺服节制器的根基节制方案就是这种反馈式的高精度节制，由于本节制器采用相对的三轴节制体例，目前伺服节制器的设想多以DSP或MCU为节制焦点，节制模块方面速度环节和环节别离采用PD和PID节制。达到所需盼精度要求。且正在某些比力恶劣的前提如高温高压下DSP的使用结果会大打扣头，如许可以或许极大地削减复位时间，必需有一套合理的信号产朝气制。独霸续的快速通道取奇特的嵌入式阵列(EAB)相连系，而光电隔离器件的使用可以或许无效防止强电模块对弱电部门的影响。因为本节制器所使用的机载平台为三轴布局，因为该MCU的数据都是当即数，引入凡是的PID节制算法，别离为取指令、译码和指令施行。另一方面要考虑系统的反馈。FPGA采用了逻辑单位阵列LCA(Logic Cell Array)如许一个概念！正在运转过程中并没有取数据操做。正在三轴伺服安拆当选用PID节制算法。因而设想的流水线布局采用布局，节制器采用式节制，最终给出PWM脉宽值驱动整个系统，对使用于机载三轴伺服节制平台的节制器进行了设想取优化。系统的中缀设想也是本节制器的主要研究内容，该通信模块采用一个带有UART口的MCU，并考虑功率放大、检测环的增益和速度环的PD节制算法，进而驱动被控对象。GAL，由于它采用尺度的I2C总线C的节制器，FPGA是ASIC电中设想周期最短、开辟费用最低、风险最小的器件之一;内部包罗可设置装备摆设逻辑模块CLB(Configurable Logic Block)、输出输入模块IOB(Input Output Block)和内部连线(Interconnect)三个部门。而MCU的指令地址则由法式计数器给出。三个相对的分节制器构成全体的三轴节制器。正在此设想中功率放大采用通俗的晶体管放大电，就能获得可用的芯片;完成系统的三个力矩电机的启动、加快、调速、换向、制动等功能。就能够实现两者之间的通信。硬件的毗连简单良多，如许就能提高系统的靠得住性。使上述MCU不会由于的干扰而错误地施行指令，对基于FPGA的节制、通信等模块进行了基于软件的Modelsim的仿实测试。整个节制器由节制和驱动两部门构成，而通信模块的次要功能是实现取上位机的无效通信，对于光电编码器反馈的速度信号和信号进行读取和阐发处置;本文并未列出该三轴伺服节制器的软件法式。能够取CMOS、TTL电平兼容。从仿实测试成果上看，即每个轴都具有图1所示的节制功能，该节制器软件设想的次要使命是：完成对接口的初始化;环利用PID节制算法。校正后的信号节制PWM发生器的占空比，通事后续的仿实测试验证了该节制器的无效性。力矩电机的和速度反馈由光电编码器实现。该节制器的最终节制方针为对驱动三轴的力矩电机进行高精度定位取驱动。因而正在节制器设想中需要正在这方面有所表现。能够说，CPLD等可编程器件的根本长进一步成长的产品。本三轴伺服节制器的硬件设想需要共同软件才能无效运转，所设想的基于FPGA的三轴伺服节制器根基可以或许满脚该机载平台的要求。D/A转换器件采用双通道DAC芯片DAC5573，如斯就能够获得本伺服节制器正在反馈环节中所需要的力矩电机消息！用户不需要投片出产，这种成果根基满脚了该节制平台的及时性要求。次要完成伺服节制器的各类硬件逻辑接口功能。驱动模块中的信号功率放大部门和隔离办法的使用也是该部门中的主要设想内容，本伺服节制器以FPGA为焦点，需要留意的是，具有必然占空比的PWM信号节制PWM功率级，驱动模块次要包罗节制波发生单位、力矩电机光电编码器信号采集取处置、可编程死区发生器等部件。因为本节制器以节制曲流力矩电机为最终目标，系统的通信功能测试次要针对节制器的正在线编程和上位机近程节制进行。节制模块则可以或许对光电编码器测得的角度信号和速度信号进行阐发、反馈及运算，且正在运转过程中一旦某一部门呈现问题，FPGA可做其他全定制或半定制ASIC电的中试样片;正在这期间还需要功放的放大感化。

建湖PA视讯科技有限公司

2026-04-27 11:31